cypress基于verilog想在slavefifo下与fpga通信 上传者：ATenquest 2019-05-15 21:13:20上传 RAR文件 2.05MB 热度 81次 基于verilog的cypress的与fpga的通信 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-15 21:13:20 挺好的，可以参考程序再改 码姐姐匿名网友 2019-05-15 21:13:20 挺不错的资源，值得参考，改一改自己就可以用了 码姐姐匿名网友 2019-05-15 21:13:20 只有代码工程，没有教学文档，有点乱 码姐姐匿名网友 2019-05-15 21:13:20 FPGA与68013，采用异步从FIFO方式通信的verilog参考代码，是不错的资源，可以借鉴。 码姐姐匿名网友 2019-05-15 21:13:20 谢谢楼主分享，可以用，对我有帮助 码姐姐匿名网友 2019-05-15 21:13:20 只有代码工程，没有教学文档 码姐姐匿名网友 2019-05-15 21:13:20 可以用，不错! 码姐姐匿名网友 2019-05-15 21:13:20 不是xilinx的 ，要是的话就好！ 码姐姐匿名网友 2019-05-15 21:13:20 值得借鉴，谢谢分享 码姐姐匿名网友 2019-05-15 21:13:20 借鉴一下，稍加修改就可以拿来自己使用！ 发表评论
挺好的，可以参考程序再改
挺不错的资源，值得参考，改一改自己就可以用了
只有代码工程，没有教学文档，有点乱
FPGA与68013，采用异步从FIFO方式通信的verilog参考代码，是不错的资源，可以借鉴。
谢谢楼主分享，可以用，对我有帮助
只有代码工程，没有教学文档
可以用，不错!
不是xilinx的 ，要是的话就好！
值得借鉴，谢谢分享
借鉴一下，稍加修改就可以拿来自己使用！