基于VHDL语言的60进制加法计数器

Name: 基于VHDL语言的60进制加法计数器
Rating: 4.5 (81 reviews)
Author: leisure963778

上传者：leisure963778 2018-12-07 11:37:31上传其他文件 500kb 热度 81次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于VHDL语言的60进制加法计数器

大小：0B | 2018-12-07 11:37:31
60进制加法计数器VHDL QuartusII仿真

60进制加计数VHDLQuartusII仿真可自由更改进制

大小：0B | 2019-07-07 21:33:41
4进制加法计数器VHDl

4进制加法计数器VHDL实验4进制加法计数器4进制加法计数器

大小：0B | 2019-07-07 21:33:36
60进制加法计数器.zip

2)实现该电路的一种设计使用了2片74HC192、1片74HC00、1片CD4050,用555芯片设...

大小：227KB | 2020-08-09 07:05:10
60进制计数器VHDL设计

60进制VHDL设计文本，

大小：0B | 2019-09-27 21:10:58
利用VHDL语言编写的60进制计数器

该程序可进行60秒计数，用于数字时钟的编写。

大小：0B | 2019-07-24 18:22:41
24进制计数器(基于VHDL语言)

大小：0B | 2018-12-08 10:59:08
6进制计数器计数器VHDL

基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz

大小：0B | 2019-05-19 13:09:01
60进制计数器

大小：0B | 2019-03-07 18:52:42
十进制计数器vhdl语言

用vhdl语言来实现十进制计数功能。有清零，使能信号等等

大小：0B | 2020-05-30 21:35:32
vhdl五进制计数器

大小：0B | 2019-01-07 03:14:51
60进制计数器设计

60进制的数电制作方法，及一系列注意事项

大小：0B | 2019-07-11 13:39:17
基于FPGA的60进制计数器.zip

基于FPGA的60进制计数器实现功能：基于FPGA的60进制计数器实验部分代码： Librar...

大小：313KB | 2020-07-20 07:01:06
60进制计数器.docx

含有计数使能、复位、时钟校准的60进制(秒)计数器。设计语言VHDL。包含代码、管脚绑定设计、功能描...

大小：43KB | 2020-08-15 13:13:38
60进制计数器 eda

大小：0B | 2018-12-08 23:31:02
vhdl实验二异步触发十进制加法计数器

vhdl实验二（异步触发十进制加法计数器），有源程序，仿真图，eda2000连接图。

大小：0B | 2019-04-27 04:37:58