中断控制器Verilog源代码
Intc的verilog源代码,用于接收中断源的中断信号,并判断优先级,依次发给CPU,CPU通过查状态寄存器IFSR确定需要服务的中断源,从而按优先级执行中断服务程序。
下载地址
用户评论
是真的,主要是看它是verilog写的,在百度文库里有差不多对应的ppt文档