verilog实现的RAM模块程序
此程序用verilog编写的RAM模块，各种端口信号都有，已经通过仿真验证。
下载地址
用户评论
怎么回事？Chrome浏览器下不了？
还可以，谢谢分享
不错，谢谢分享
很好用的资源~感谢
这个可以实现，但是跟我想的不一样，这个没有反应怎么通过时序来进行读写，就是一个简单ram的实现
不错 希望多分享一些基础的代码 以便大家学习
ram模块是必须要掌握的。谢谢分享。非常有用