1. 首页
  2. 编程语言
  3. 硬件开发
  4. 基于FPGA三速以太网的实现(UDP通信)

基于FPGA三速以太网的实现(UDP通信)

上传者: 2019-05-14 16:38:26上传 RAR文件 1.55MB 热度 42次
本代码是基于AlteraArriaiiep2agx65芯片实现的100M/1000M网代码,主要完成fpga向PC的UDP发送实现(verilog)
下载地址
用户评论
码姐姐匿名网友 2019-05-14 16:38:26

就一篇88e1111的datasheet,哪儿来的verilog源码?

码姐姐匿名网友 2019-05-14 16:38:26

对于初学者有用,对于了解UDP/IP和MAC协议

码姐姐匿名网友 2019-05-14 16:38:26

还不错 有点参考意义

码姐姐匿名网友 2019-05-14 16:38:26

资料不错,可参考一下

码姐姐匿名网友 2019-05-14 16:38:26

很好用,可以借鉴

码姐姐匿名网友 2019-05-14 16:38:26

对于初学者有很大的价值~~谢谢分享~~~

码姐姐匿名网友 2019-05-14 16:38:26

虽然不能说完全有用,但确实对解决我的问题提供了一些思路,要是还有封装TCP的就更好了

码姐姐匿名网友 2019-05-14 16:38:26

对于初学者有用,对于学习UDP/IP和MAC协议有很大帮助。

码姐姐匿名网友 2019-05-14 16:38:26

很不错,不是用的IP核,完全是用verilog模块自己搭建的,对于初学者快速上手实现网口通信有很大的价值,对于学习UDP/IP和MAC协议有很大帮助。

码姐姐匿名网友 2019-05-14 16:38:26

英文程序,不过可以参考一下