FPGA UDP千兆以太网工程 上传者：素问TCM 2020-05-15 02:36:36上传 ZIP文件 52.31KB 热度 41次 基于FPGA的UDP硬件协议栈，全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。支持外部phy的配置，支持GMII和RGMII模式。以下是接口 inputclk50, inputrst_n, interfacetousermodule input[7:0]wr_data, inputwr_clk, inputwr_en, outputwr_full, output[7:0]rd_data, inputrd_clk, 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2020-05-15 02:36:36 代码不错,很好 码姐姐匿名网友 2020-05-15 02:36:36 代码不错,非常牛。 码姐姐匿名网友 2020-05-15 02:36:36 看了代码，应该是上传者的原创，非常牛。 发表评论 素问TCM 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
代码不错,很好
代码不错,非常牛。
看了代码，应该是上传者的原创，非常牛。