1. 首页
  2. 网络技术
  3. 网络基础
  4. 千兆UDP的Verilog实现源码

千兆UDP的Verilog实现源码

上传者: 2019-05-14 16:38:24上传 RAR文件 8.54MB 热度 32次
该源码包含详细注释,并附上全部设计测试记录,在本人的博文中也有介绍,欢迎需要的朋友下载,并希望能多多交流,分享,一起学习、探讨!
用户评论
码姐姐匿名网友 2019-05-14 16:38:24

不知道博主在不在,我用的XC3S500E,然后在translate时,告诉我IP_ram 出错了,不知道怎么改,'DataCtrl_inst/SimpleDualRAM_inst/U0/xst_blk_mem_generator/gnativebmg.native_ blk_mem_gen/valid.cstr/ramloop[0].ram.r/s6_noinit.ram/SDP.SIMPLE_PRIM18.ram' with type 'RAMB16BWER' could not be resolved. A pin name misspelling can cause t

码姐姐匿名网友 2019-05-14 16:38:24

粗略看了一下,代码注释比较丰富,参考一下,谢谢分享

码姐姐匿名网友 2019-05-14 16:38:24

下载来看看,希望有用