1. 首页
  2. 编程语言
  3. 其他
  4. BT1120Encoder编码器模块(Verilog)

BT1120Encoder编码器模块(Verilog)

上传者: 2019-05-14 02:20:51上传 V文件 5.34KB 热度 26次
`defineBT1120_1080P_30HZ`defineBT1120_720P_60HZ`defineBT1120_720P_50HZ`defineBT1120_720P_30HZ`defineBT1120_720P_25HZ自带ColorBar注意define。
下载地址
用户评论
码姐姐匿名网友 2019-05-14 02:20:51

可以作为设计参考~ 可以参考使用

码姐姐匿名网友 2019-05-14 02:20:51

看了,一般吧

码姐姐匿名网友 2019-05-14 02:20:51

学习,学习,目前没有实际项目!

码姐姐匿名网友 2019-05-14 02:20:51

朋友说格式不对

码姐姐匿名网友 2019-05-14 02:20:51

对我意义不大!!!

码姐姐匿名网友 2019-05-14 02:20:51

正好在做相关的项目,借阅一下,多谢

码姐姐匿名网友 2019-05-14 02:20:51

代码风格对初学者有教育指导作用; 请教一个问题:项目:用FPGA驱动GV7600,输出分辨率:720p(1280*720逐行);硬件工程师设计时GV7600只保留了10位data输入引脚(芯片上有20位),使用bt1120协议,10位输出给GV7600时,只能将Y和Cr/Cb时分复用; 问题是:EAV和SAV各发8个字节,EAV:3FF,3FF,000,000,000,000,XYZ,XYZ 消隐区 SAV:3FF,3FF,000,000,000,000,XYZ,XYZ;请问消隐区是多少字节

码姐姐匿名网友 2019-05-14 02:20:51

参考一下,谢谢

码姐姐匿名网友 2019-05-14 02:20:51

参考一下,正在搞

码姐姐匿名网友 2019-05-14 02:20:51

没有参考价值