VerilogHDL同步加减计数器

Name: VerilogHDL同步加减计数器
Rating: 4.5 (51 reviews)
Author: kming83168

上传者：kming83168 2019-05-13 05:31:48上传 TXT文件 794B 热度 51次

VerilogHDL时序逻辑电路设计同步加减计数器

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-13 05:31:48

只是加法计数器

: 码姐姐匿名网友 2019-05-13 05:31:48

课程设计用的，不过要求比这个要高，所以抱歉没怎么用得上……

: 码姐姐匿名网友 2019-05-13 05:31:48

就是一个最简单的8位加法计数器，哪里是加减计数器……

VerilogHDL同步加减计数器

VerilogHDL时序逻辑电路设计同步加减计数器

大小：0B | 2019-05-13 05:31:48
加减计数器

十进制步进加减计数器制作

大小：0B | 2020-05-22 14:52:12
verilogHDL语言计数器设计

本PPT描述了verilogHDL语言中计数器的设计方法：包括基本同步计数器、带复位端口的计数器和带...

大小：0B | 2019-05-15 14:36:14
同步计数器

大小：0B | 2019-04-01 18:03:43
十位同步复位计数器的verilogHDL程序

带有reset,load的同步复位计数器，模为十.

大小：0B | 2019-04-27 04:38:33
计数器能实现加减

大小：0B | 2019-03-07 13:39:56
CC4518十进制同步加减计数器)

大小：0B | 2019-01-07 17:55:04
十进制加减计数器

Decimal addition and subtraction counter

大小：0B | 2019-06-26 16:18:47
同步100进制计数器

大小：0B | 2018-12-07 09:56:02
1830加减计数器multisim源文件

18-30加减计数器multisim源文件,采用74LS192方案,有两个按键,一个加,一个减,能控...

大小：134KB | 2020-11-21 13:34:27
光控计数器-加减-方向判断

大小：0B | 2019-01-20 06:14:08
FPGA设计16进制加减计数器

大小：0B | 2019-01-16 07:38:45
按键计数器加按键去抖VerilogHDL

基于Quartus13.0的EDA实验程序，1.设计一个10进制计数器，用七段数码管显示计数器的数值...

大小：0B | 2019-04-26 17:52:02
jQuery4个计数器同步计数

jQuery4个计数器同步计数

大小：0B | 2020-01-06 02:35:47
Servlet线程同步计数器实验

大小：0B | 2019-01-13 01:38:52
同步加法计数器制作指导

这个资源是我做的作业指导。希望大家一起学习。

大小：0B | 2019-06-21 02:55:29