使用Verilog语言进行FPGA开发，生成二进制计数器

Name: 使用Verilog语言进行FPGA开发，生成二进制计数器
Rating: 4.5 (47 reviews)
Author: xuebaojiayou

上传者：xuebaojiayou 2019-05-08 04:09:46上传 DOCX文件 361.71KB 热度 47次

使用Verilog这种硬件描述语言，用软件ModelSim及QuartusII，在FPGA完成二进制计数器。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

使用Verilog语言进行FPGA开发生成二进制计数器

使用Verilog这种硬件描述语言，用软件ModelSim及QuartusII，在FPGA完成二进制...

大小：0B | 2019-05-08 04:09:46
二进制计数器

工具名称：bincalc数字的二进制，十进制，16进制同时显示。能进行二进制左右移位操作。方便直观。...

大小：0B | 2020-05-28 03:15:52
十二进制计数器

十二进制计数器，利用数字逻辑完成。使用240C608芯片。

大小：0B | 2019-06-04 05:01:48
十二进制同步计数器

Ten binary sync counter

大小：0B | 2019-06-24 01:03:57
4520 CMOS 双二进制加法计数器

大小：113.000 KB | 2023-01-02 14:45:55
二进制加法计数器原理图

二进制加法计数器原理、实验内容测试方法

大小：0B | 2018-12-19 19:46:07
74191 TLL 二进制同步可逆计数器

74191TLL二进制同步可逆计数器

大小：98.56 KB | 2022-10-29 12:59:11
74191 TTL 二进制同步可逆计数器

74191TTL二进制同步可逆计数器

大小：98.93 KB | 2022-12-09 09:52:36
三位二进制减法计数器

通过课程设计锻炼动手能力和思维能力检测实际操作能力以及所学知识。增强对所学知识的认识，加深电路的理解...

大小：0B | 2019-08-01 01:57:10
四位二进制减法计数器

四位二进制减法计数器电子计数器电路仿真

大小：0B | 2019-04-28 11:18:12
采用LV实现二进制计数器实验

采用LV编写程序实现二进制计W数器实验

大小：0B | 2018-12-25 07:16:21
四位二进制加法计数器

大小：0B | 2018-12-09 02:10:41
三位二进制加1计数器

使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 3...

大小：0B | 2018-12-25 18:39:43
四位二进制计数器译码程序

library IEEE; use IEEE.std_logic_1164.all; entity ...

大小：18KB | 2020-07-17 23:38:58
CC406014位二进制串行计数器

大小：100.12 KB | 2022-07-12 13:12:20
74197 TTL 二进制可预置锁存器、计数器

The '197 ripple counter contains divide-by-two and...

大小：122.906 KB | 2023-01-12 05:06:52