用fpga实现crc-32校验
该设计可以实现一个基于并行算法的crc-32码的编码与发送机。它在每个时钟接收一个32位数据并发送出去，当连续接受10个数据后（该数据包的大小可以调整，为方便仿真特设为10），发出一个32位的crc校验码。并同过over输出一个正脉冲用其下降沿通知上位机停止发送数据，并等候下位机的确认信号returns，若其为负脉冲则表示下位机接收过程中没误码，且通过resent对上位机发一个负脉冲通知其继续发数据，若returns接受一个正脉冲则表示发生错误，并通过resent输出一个正脉冲通知上位机重复发上一组数据。
下载地址
用户评论
有点凌乱，不是很明白
很不好，建议不要下载
有点不太懂。
很好啊，对自己现在学习很有帮助！
没看懂，在网上找了个老外的网页，能自动生成各种形式crc的，改了改，很好。
感觉很乱不明白源码怎么写的
感觉很乱。
不好用啊。不明白源码怎么写的。
看过，源码不能用，这个源码是瞎写的吧