32位CRC FPGA Verilog并行算法 上传者：tumaotou 2018-12-07 07:51:33上传 V文件 6.93KB 热度 71次 32位CRC FPGA Verilog并行算法，本人亲测，用于网络报文CRC校验项目。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-07 07:51:33 实现了4位输入的CRC代码生成，若需要拓展至多位输入要自己进行研究 码姐姐匿名网友 2018-12-07 07:51:33 好资料，不错不错，学习了。 sinat_65523 2018-12-07 07:51:33 不错，与我们之前使用的很相近，但是我想使用的是CRC32_8的程序，还是值得借鉴的 toumingse36 2024-12-28 16:32:57 正是我需要的。 resultridgepole 2025-01-08 10:54:09 4bit32bit输出的CRC，可用于网络报文CRC校验 pzl_19304 2025-01-01 00:40:51 经过实际使用，证明是完全可行的 until8 2025-01-05 21:50:31 非常不错，学习一下 Lucky26209MeetU 2024-12-30 14:15:24 有待进一步研究。。。 xiaoxiaolanhaha 2024-12-26 19:50:46 4bit输入，32bit输出。 andrebrait 2025-01-10 21:05:18 参照你的算法验证了一下，貌似还行，有一定参考价值 发表评论
实现了4位输入的CRC代码生成，若需要拓展至多位输入要自己进行研究
好资料，不错不错，学习了。
不错，与我们之前使用的很相近，但是我想使用的是CRC32_8的程序，还是值得借鉴的
正是我需要的。
4bit32bit输出的CRC，可用于网络报文CRC校验
经过实际使用，证明是完全可行的
非常不错，学习一下
有待进一步研究。。。
4bit输入，32bit输出。
参照你的算法验证了一下，貌似还行，有一定参考价值