UART收发完整verilog代码

Name: UART收发完整verilog代码
Rating: 4.5 (74 reviews)
Author: wiyl12057

上传者：wiyl12057 2019-04-30 04:47:14上传 ZIP文件 3.34MB 热度 74次

经测试可以正确收发，而且用比较少的资源实现，非诚适合在小芯片或者资源比较少的开发芯片上设计与实现！

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

UART收发完整verilog代码

经测试可以正确收发，而且用比较少的资源实现，非诚适合在小芯片或者资源比较少的开发芯片上设计与实现！

大小：0B | 2019-04-30 04:47:14
verilog程序实现uart收发

串口收发功能，用verilog语言写的，实用fifo作为缓存

大小：0B | 2019-09-20 23:13:31
UART串口收发Verilog VHDL程序

UART串口收发实验程序：CPLD实时监控RS232_RX信号是否有数据，若接收到数据，则把接收到的...

大小：0B | 2019-05-07 12:36:12
UART verilog代码

TheUART(UniversalAsynchronousReceiver/Transmitter)...

大小：0B | 2019-07-23 08:15:30
uart的verilog代码

用verilog写的uart代码适合初学者练练手工程已经建好了

大小：0B | 2019-11-25 02:07:35
Uart_verilog代码

Uart 的 verilog code 原代码

大小：9KB | 2020-08-06 21:10:58
MFC邮件收发完整示例

邮件收发都写在,MyEmailClient 具体方法请看SMTP,POP3,Base64收发加密等内...

大小：6.4MB | 2020-08-19 20:59:15
Verilog UART代码modelsim

Verilog UART code modelsim

大小：0B | 2019-06-22 00:10:19
UART4UART参考设计Xilinx提供Verilog代码uart verilog

UART4UART参考设计,Xilinx提供Verilog代码uart_verilog

大小：11.187 KB | 2023-02-03 18:26:35
UART Verilog串口通信Verilog HDL代码

UART Verilog HDL代码,经过RTL仿真和FPGA验证。波特率支持9600~92160...

大小：0B | 2018-12-29 09:35:46
串口循环队列收发完整工程

适用于初步学习循环队列概念以及刚入门STM32学习串口功能的新人能够具体体会到串口功能和循环队列的概...

大小：5.74MB | 2023-01-19 05:23:46
UART_verilog源代码

很好的UART的verilog代码，可以直接应用在FPGA之中

大小：0B | 2019-10-09 22:05:27
UART串口模块代码verilog

大小：0B | 2019-01-12 22:49:01
OFDM通信系统完整的收发Verilog代码.zip

OFDM通信系统完整的收发Verilog代码通信

大小：0B | 2020-03-16 12:53:07
uart verilog

分模块设计，使用modelsim仿真过，可以实现正确的收发功能，源代码都很齐全。

大小：0B | 2019-09-25 20:08:02
UART VERILOG

用VERILOG 来写的UART串口模块，用了无数次，不用怀疑代码稳定性。收发模块独立！

大小：0B | 2018-12-09 14:59:08