静态以及动态实现奇偶分频模块

Name: 静态以及动态实现奇偶分频模块
Rating: 4.5 (58 reviews)
Author: hong_78251

上传者：hong_78251 2019-04-07 11:50:06上传其他文件 500kb 热度 58次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

静态以及动态实现奇偶分频模块

大小：0B | 2019-04-07 11:50:06
VerilogHDL实现奇偶分频占空比

实现 loghdl 的奇偶校验和任意频分，可以改变波形的占空比，包括源代码和测试代码 TestFli...

大小：0B | 2019-06-21 04:48:11
verilog奇偶分频

always@(posedge clk) begin if (cnt1==M) cnt1

大小：708KB | 2020-08-05 06:10:21
fpga奇偶分频源代码实现

大小：0B | 2019-03-02 23:48:59
vhdl 实现奇偶数分频,即任意整数分频

大小：0B | 2018-12-08 07:46:42
基于VHDL的任意奇偶分频

大小：0B | 2019-03-02 23:48:26
FPGA奇偶分频器的全面设计与实现

本文主要介绍了基于FPGA的奇偶分频器的全面设计方法和实现步骤，包括FPGA的基本原理、奇偶分频器的...

大小：1.93MB | 2023-04-03 07:43:11
Verilog搭建奇偶任意分频器

支持任意正整数分频，该算法为平均分频，奇偶分频占空比均为50%

大小：0B | 2019-06-05 13:25:48
qwt静态以及动态散点图绘制

qtcreatorQWT实现了一些基本的绘制，同时增添了动态刷新画图。具体解释请参考博文：http:...

大小：0B | 2019-05-13 16:49:12
奇偶分频器设计源码及testbench

基于Verilog的奇偶分频器设计源码及对应的testbench，供大家一起学习。

大小：0B | 2019-05-27 18:12:10
分频时钟模块

EDAFPGA数字设计，利用VerilogHDL语言分模块描写分频时钟模块100MHz1Hz

大小：0B | 2019-05-06 06:17:06
quartus分频模块

分频器系统模块将50mhz将至5kha，50hz

大小：0B | 2019-07-15 12:27:16
QMQTT动态库以及静态库windows

基于Qt5.9.1+VS2017编译的QMQTT库，亲测可用。

大小：0B | 2020-06-07 08:19:35
用Verilog代码编写的奇偶分频器

实现任意奇偶分频用Verilog编写的分频器//偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通...

大小：27KB | 2021-04-30 21:11:56
Quatus分频模块.zip

用Verilog HDL 编写的时钟分频模块,N值=clk/div_N 其中clk为输入的脉冲,我的...

大小：204KB | 2020-08-19 05:38:30
小数分频模块

第二版小数分频模块用户手册小数分频模块使用方法

大小：0B | 2019-07-06 09:14:07