用Verilog HDL语言设计程序，将一晶振分频和计数

Name: 用Verilog HDL语言设计程序，将一晶振分频和计数
Rating: 4.5 (29 reviews)
Author: a69559

上传者：a69559 2019-04-06 09:27:41上传其他文件 500kb 热度 29次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-04-06 09:27:41

很不错，有例子，扫描版的

用Verilog HDL语言设计程序，将一晶振分频和计数

大小：0B | 2019-04-06 09:27:41
Verilog HDL的任意的分频器设计

这是一个基于verilog语言的分频器的设计的代码，在设置的位宽范围以内任意系数的分频器均可以采用本...

大小：0B | 2019-07-06 09:14:29
Verilog HDL计数器

Verilog HDL 编写的可控的计数器

大小：4KB | 2020-08-29 09:20:24
Verilog HDL编写任意偶数分频

用VerilogHDL编写任意偶数分频，已经通过编译。

大小：0B | 2019-09-19 00:04:24
verilog HDL奇数分频器

用FPGA实现占空比为50%的方波的奇数分频，语言为verlogHDL，已仿真验证OK

大小：0B | 2019-07-10 15:58:07
分频器的verilog HDL描述

本文介绍了分频器的verilog HDL描述

大小：34KB | 2020-08-29 18:10:45
verilog hdl语言

veriloghdl语言挺实用的教程

大小：0B | 2019-09-26 03:15:20
Verilog HDL语言

大小：0B | 2018-12-31 11:47:43
用Verilog编的时钟分频程序

这是光通信中PPM调制方式中的时钟分频程序，此程序使用Verilog语言编程，并且编译成功，希望对大...

大小：0B | 2019-05-27 18:15:18
用verilog HDL语言编写的秒表

Stopwatch written in verilog HDL language

大小：0B | 2019-06-21 23:19:28
verilog实现计数器和分频器

verilog实现计数器和分频器，是初学者可以参考的。计数器是分方向控制的，分频可以实现偶数分频和奇...

大小：0B | 2019-07-12 21:17:02
无源晶振和有源晶振

下面给大家介绍一下无源晶振和有源晶振,希望对大家的学习理解有所帮助。

大小：75KB | 2020-08-12 21:19:49
Verilog经典设计程序

Veriolg经典例程

大小：0B | 2020-04-27 18:16:33
Verilog HDL设计与实战文字版和Verilog HDL程序设计实例详解

Detailed Verilog HDL design and combat (text versi...

大小：0B | 2019-06-22 02:53:17
用Verilog hdl来实现d触发器2分频程序源码

用Verilog hdl来实现d触发器2分频程序源码,有相关程序、原理图、仿真图,大家可做参考。

大小：75KB | 2020-08-20 00:34:54
有源晶振和无源晶振简介

文章主要对有源晶振和无源晶振知识的简要介绍。

大小：49KB | 2020-08-05 07:05:02