基于Verilog的同步FIFO的设计（例化IP core）
本设计是采用Verilog设计的同步FIFO，读写位宽为8位。FIFO需要的RAM是由IP core 例化而来的，时序性能比较好。
下载地址
用户评论
