verilog 实现任意分频方法 上传者：辰冬 2019-12-31 20:26:44上传 DOC文件 43.5KB 热度 49次 在verilog程序设计中，我们往往要对一个频率进行任意分频，而且占空比也有一定的要求这样的话，对于程序有一定的要求，likee现在做一个简单的总结，让大家轻轻松松地学会对一个频率的任意分频。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-03-18 05:34:26 15个压缩包下载完后，解压出错。。。 码姐姐匿名网友 2019-12-31 20:26:44 写的挺好的，但是后来发现ISE有自带的时钟模块DCM。。。 发表评论 辰冬 资源：10 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
15个压缩包下载完后，解压出错。。。
写的挺好的，但是后来发现ISE有自带的时钟模块DCM。。。