verilog实现任意的整数分频器

Name: verilog实现任意的整数分频器
Rating: 4.5 (64 reviews)
Author: lnzhmzhy

上传者：lnzhmzhy 2018-12-08 07:46:36上传其他文件 500kb 热度 64次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog实现任意的整数分频器

大小：0B | 2018-12-08 07:46:36
用Verilog语言实现任意整数分频器

分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁...

大小：0B | 2019-07-06 09:14:26
EDA任意整数分频分频器

非常经典的一款分频程序，绝对实用功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。...

大小：0B | 2020-05-30 21:35:40
任意整数分频器vhdl

任意整数分频器vhdl描述，简单通用，发烧友常用代码。

大小：0B | 2020-02-20 05:41:12
N整数分频器verilog

从电子发烧友论坛转发过来的,经过仿真验证过没有问题,作者考虑到奇数偶数以及资源使用情况整合出来的通用...

大小：1KB | 2021-04-26 12:43:50
用verilog实现任意奇数分频

用verilog实现任意奇数的分频百分之五十的占空比和非百分之五十的占空比均可轻松实现

大小：0B | 2019-05-06 06:24:52
任意奇数分频器Verilog代码

大小：0B | 2019-01-11 23:29:32
VHDL_分频器支持任意整数分频

大小：0B | 2018-12-31 11:49:52
VHDL任意整数及小数分频器的实现

相当详细的教程,附有完整源程序,仿真结果。

大小：412KB | 2020-08-20 04:12:55
Verilog任意整数分频模块

大小：0B | 2019-03-15 08:00:49
基于Verilog的偶数奇数半整数分频以及任意分频器设计

基于Verilog的偶数、奇数、半整数分频以及任意分频器设计

大小：0B | 2019-07-24 18:22:18
半整数分频器

采用硬件描述语言设计的 2.5 倍分频器，同时保证占空比 50%

大小：0B | 2019-06-21 04:48:17
verilog奇数分频器

内含verilog语言编写的奇数分频器，本人认为代码比较简练，容易移植

大小：0B | 2019-07-10 15:58:03
verilog偶数分频器

大小：0B | 2019-03-02 23:49:37
verilog实现任意分频任意占空比~

大小：0B | 2019-12-31 20:26:39
半整数分频器设计

采用可编程逻辑器件实现分频系数为2.5的分频器，可采用以下方法：设计一个模3的计数器，再设计一个扣除...

大小：0B | 2019-07-15 12:27:28