基于verilog的mult乘法器 上传者：地狱烈火 2019-03-11 12:28:42上传 RAR文件 1.07MB 热度 59次 mult乘法器，可用于调制解调中，基于verilog语言编写 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-03-11 12:28:42 好像确实是VHDL的，最后也没用上，还是用了最低端的乘号实现 码姐姐匿名网友 2019-03-11 12:28:42 貌似不是verilog哦，是VHDL的 码姐姐匿名网友 2019-03-11 12:28:42 能用，但感觉要多点说明 发表评论 地狱烈火 资源：5 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
好像确实是VHDL的，最后也没用上，还是用了最低端的乘号实现
貌似不是verilog哦，是VHDL的
能用，但感觉要多点说明