verilog下的60进制计数

Name: verilog下的60进制计数
Rating: 4.5 (57 reviews)
Author: sinat_48105

上传者：sinat_48105 2019-02-11 00:41:33上传其他文件 500kb 热度 57次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog下的60进制计数

大小：0B | 2019-02-11 00:41:33
Verilog自顶向下60进制计数FPGA

使用Verilog自顶向下设计60进制计数器（例子为1Hz，可修改频率），并用数码管动态显示，已在B...

大小：0B | 2019-05-06 06:20:42
verilog实现60进制计数器

verilog实现60进制计数器源代码及测试代码

大小：0B | 2019-05-17 06:16:59
verilog60进制计数器

verilog60进制计数器,使用VERILOG语言编写

大小：0B | 2019-05-06 06:19:58
60进制计数器

大小：0B | 2019-03-07 18:52:42
60进制计数译码显示

60进制计数译码显示连线图，需要的速度下～～～

大小：0B | 2018-12-25 18:21:02
同步60进制递增计数

大小：0B | 2019-03-18 03:07:13
60秒计数及任意进制计数.zip

输入数码管显示的频率(较高),通过元件例化的方法实现分频得到1hz计数的频率,未注释的代码为60秒计...

大小：2KB | 2020-08-21 14:34:02
60进制计数器设计

60进制的数电制作方法，及一系列注意事项

大小：0B | 2019-07-11 13:39:17
60进制计数器.docx

含有计数使能、复位、时钟校准的60进制(秒)计数器。设计语言VHDL。包含代码、管脚绑定设计、功能描...

大小：43KB | 2020-08-15 13:13:38
60进制计数器 eda

大小：0B | 2018-12-08 23:31:02
verilog十进制计数器

提供verilog设计十进制计数器源代码及测试代码。

大小：0B | 2019-04-28 11:20:57
60进制计数器VHDL设计

60进制VHDL设计文本，

大小：0B | 2019-09-27 21:10:58
60进制加法计数器.zip

2)实现该电路的一种设计使用了2片74HC192、1片74HC00、1片CD4050,用555芯片设...

大小：227KB | 2020-08-09 07:05:10
60进制计数器时钟电路

60进制计数器Proteus仿真7.4以上版本打开

大小：0B | 2019-06-05 02:49:09
基于FPGA的60进制计数器.zip

基于FPGA的60进制计数器实现功能：基于FPGA的60进制计数器实验部分代码： Librar...

大小：313KB | 2020-07-20 07:01:06