基于FPGA的串行乘法器

上传者：叁滴水 2019-01-18 01:37:28上传 ZIP文件 18.53KB 热度 34次

一种基于FPGA的串行乘法器的设计，他比并行乘法器运算速度慢，但是占用的资源少得多。

下载地址

用户评论

更多下载

下载地址

立即下载

收藏腾讯微博

用户评论

基于FPGA的串行乘法器

一种基于FPGA的串行乘法器的设计，他比并行乘法器运算速度慢，但是占用的资源少得多。

大小：0B | 2019-01-18 01:37:28
基于FPGA Verilog串行乘法器DSP设计

基于FPGAVerilog串行乘法器DSP设计，代码通过仿真和下板调试，串行的DSP消耗的时间相对较...

大小：0B | 2020-05-14 16:46:40
FPGA乘法器

VerilogHDL的全并行乘法器，基于流水线的乘法器，设计说明及代码

大小：0B | 2019-09-02 20:30:11
基于FPGA的矩阵乘法器

该代码是基于FPGA的矩阵乘法器的代码，可以实现32x32大小有符号矩阵相乘，开发环境是ISE，用m...

大小：0B | 2019-04-28 00:47:56
FPGA乘法器设计

基于FPGA的移位乘法器设计，包含可实现的代码及文档，可用Quartus进行仿真实验

大小：0B | 2019-02-17 00:03:28
FPGA并行乘法器

一种基于FPGA的并行乘法器的设计，4为数据4为数据相乘的到一个8为数据。

大小：0B | 2019-03-13 22:12:09
fpga乘法器设计

这是乘法器的一种思路.运用了华莱士树的算法,并且有booth算法作为补充,是一种高效可靠的乘法器思路...

大小：0B | 2019-05-16 06:13:52
FPGA乘法器的设计

基于FPGA一个乘法器的设计，初学者可以看看

大小：0B | 2019-02-17 00:03:29
FPGA浮点乘法器源码

verilog语言写的FPGA内部实现硬件浮点乘法器的源码，两个时钟周期完成一次浮点乘法运算，里面调...

大小：0B | 2019-05-07 06:43:17
FPGA器件实现乘法器

Stratix® II, Stratix, Stratix GX, Cyclone™ II, and...

大小：0B | 2018-12-25 01:34:52