-
本文详细阐述了利用VHDL硬件描述语言设计，并在EDA工具的帮助下，用CPLD实现数字频率计的设计方...
大小：1.15MB | 2019-09-25 21:45:35 -
利用Multisim仿真软件研究并设计一个纯硬件构成的六位数字秒表。该秒表主要包括自行设计的时钟发生...
大小：523.13KB | 2019-05-06 06:18:38 -
基于Multisim9.0的数字秒表设计
大小：323.95KB | 2018-12-24 22:13:19
Ta的上传资源列表