基于EPM7064EDA数字秒表设计

Name: 基于EPM7064EDA数字秒表设计
Rating: 4.5 (53 reviews)
Author: jeckwhite

上传者：jeckwhite 2019-01-12 00:12:33上传其他文件 500kb 热度 53次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于EPM7064EDA数字秒表设计

大小：0B | 2019-01-12 00:12:33
EDA数字设计秒表设计

大小：0B | 2019-01-12 00:12:32
EDA数字秒表的设计

关于EDA数字秒表的课程设计,包括仿真截图和波形校准

大小：495KB | 2020-08-14 09:40:13
EDA数字秒表

1．利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该秒表计时范围为0秒~59分59.9...

大小：0B | 2019-05-16 09:48:18
数字秒表EDA

EDA技术应用广泛，如何利用EDA设计数字秒表等问题是初学者必然遇到的问题

大小：0B | 2018-12-25 21:13:26
EPM7064最小系统

次文件是关于CPLDEMP7064的最小系统PCB以及原理图文件。

大小：0B | 2020-05-19 18:31:28
EDA课设数字秒表vhdl设计

eda课设各分模块及顶层文件！提供个参考希望对各位学习eda有帮助！

大小：0B | 2019-07-05 04:19:54
基于EDA技术模块化设计的数字秒表

大小：0B | 2019-12-27 00:38:24
cpld EPM7064最小系统

Cpld EPM7064 minimum system

大小：0B | 2019-06-27 12:07:21
EDA PLD中的基于FPGA的数字秒表的设计

应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了系统的开发时间,提高了工作效...

大小：334KB | 2020-11-10 16:35:07
基于FPGA数字秒表设计

大小：0B | 2019-02-25 10:36:48
eda课程设计数字秒表绝对好用

这是我自己亲手做的东西当然也有所借鉴方便大家使用，顺便赚点积分~~

大小：0B | 2019-05-28 01:49:34
CPLD为EPM7064的最小系统

刚刚学习CPLD的绝对有用，这是由altera公司MAX7000s系列组成的最小系统，CPLD为EP...

大小：0B | 2019-07-22 16:40:59
基于VHDL语言的EDA秒表作业设计

基于VHDL语言的EDA秒表作业设计，包括分频、秒表主体和数码管显示译码器，附有工程文件和管脚信息（...

大小：0B | 2019-09-07 02:07:12
基于Multisim的数字秒表设计

利用Multisim仿真软件研究并设计一个纯硬件构成的六位数字秒表。该秒表主要包括自行设计的时钟发生...

大小：0B | 2019-05-06 06:18:38
基于FPGA的数字秒表设计

大小：0B | 2019-02-25 10:36:50