FPGA ISP图像降噪算法Verilog实现

基于 FPGA 的 ISP 图像降噪算法源码，挺适合做图像模块优化的朋友参考。用了两种经典滤波算法：高斯滤波和自适应中值滤波，都用Verilog写的，结构清晰，模块拆分也合理。

高斯滤波的卷积操作做得挺巧，直接用3x3的卷积核，配上行缓存和滑动窗口，边缘补偿也得不错，镜像填充能防止边缘抖动，效果还挺平滑。RGB 三通道并行，效率也蛮高，系数固定算起来快。

中值滤波部分是亮点，用了可变窗口 + 排序网络，挺适合应对图像里那种突发的脉冲噪声，比如监控图像里的雪花点啥的，能动态调窗口，细节保留得也还行，不像那种一刀切的硬滤波。

如果你在搞FPGA 图像算法优化、ISP 链路设计，或者做实时视频降噪相关项目，这套代码可以拿来借鉴下结构和实现思路，调参空间也挺大。

另外，有空可以搭配下面这些资料一起看看，理解会更深入：

• Matlab 里的高斯、中值、均值滤波
• OpenCV 版本的图像滤波对比
• FPGA 中值滤波原理
• 图像中值滤波 FPGA 实现

嗯，记得实际跑的时候注意下资源开销，排序网络部分吃资源还是比较的，早点做资源评估更稳。