FPGA通俗易懂技术教程

FPGA 的组合逻辑资源真的不能小看，虽然一个 LUT 只能 4 个输入，但胜在数量多，扩展性强，拿来跑状态机、流水线、寄存器堆都挺合适。

CPLD 的逻辑单元一个顶几十个组合输入，玩译码、定制控制器效果还挺猛。组合逻辑结构上 CPLD 有优势，但成本比和资源数量上 FPGA 胜出，做复杂系统更有空间。

如果你最近在捣鼓触发器、组合逻辑、数字电路实验这些内容，下面这几个资料可以一块看看，节省不少摸索时间：

• 触发器逻辑功能有用 —— 适合了解各种基本逻辑单元的用途
• 基于 fpga 的 d 触发器 —— 直接上手实验，配合 Verilog 用合适
• FPGA 中寄存器触发器锁存器 —— 分清锁存器和触发器的区别，重要
• 数字电路教程逻辑门触发器 —— 算是一本通的风格，基础+扩展都有

嗯，如果你本身对数字逻辑设计还不算熟，这份教程算是比较通俗的入门材料，不烧脑，讲得还挺清楚。需要注意的是，LUT 资源虽然多，但别忘了资源规划，不然布线会变得一团糟。

，做项目时候如果偏组合逻辑重，CPLD 用起来更直接；但要是要扩展、跑复杂逻辑甚至 SOC，那还是 FPGA 更合适。