Xilinx K7 325T千兆网UDP透传

基于Xilinx K7 325T FPGA实现的千兆网UDP协议，通过设置IP地址和端口即可直接传输数据，类似透传功能，底层协议不需要干预。该实现利用Vivado生成的脚本支持任何版本，配合gig_ethernet_pcs_pma模块。默认配置为1000M速率，若需要100M速率，则需调整内部信号。PHY芯片为88E1512，使用SGMII接口。传输时，FPGA和上位机的IP和端口必须匹配且处于同一网段，才能确保数据正确接收。

接收数据时，当udp_protocol_top.rx_udp_payload_axis_tvalid信号拉高时，表示udp_protocol_top.rx_udp_payload_axis_tdata数据有效。默认情况下，udp_protocol_top.rx_udp_payload_axis_tready为高电平，能够持续接收数据。

发送数据时，tx_udp_payload_axis_tready信号为高时，才会拉高tx_udp_payload_axis_tvalid信号，使数据有效。在发送完成后，必须拉低tx_udp_payload_axis_tvalid信号，表示数据已发送完毕。