“时序电路”及其核心部件触发器的工作原理资料下载

本期是数字电路入门3，我们将讲解「时序电路」，及其核心部件触发器的工作原理。什么是时序电路？上期学过的「组合电路」是根据当前输入信号的组合来决定输出电平的电路。换言之，就是现在的输出不会被过去的输入所左右，也可以说成是，过去的输入状态对现在的输出状态没有影响的电路。这次讲解的「时序电路」和「组合电路」不同。「时序电路」的输出不仅受现在输入状态的影响，还要受过去输入状态的影响。时序电路是数字电路的一种类型，与组合电路相对，其特点在于输出不仅依赖于当前的输入，还受到之前输入状态的影响。这使得时序电路具备了记忆功能，从而能够处理和存储信息。触发器是时序电路的核心组件，它能够在特定的时钟信号控制下保持和转换状态，实现数据的记忆。触发器主要有几种类型，包括RS型、JK型、D型和T型。在本资料中，我们重点关注RS型和D型触发器。RS触发器是最基础的类型，它由两个互补的输出Q和Q#以及两个输入R和S组成。RS触发器的工作原理可以类比于跷跷板游戏：当R输入为高时，输出Q变为低；S输入为高时，输出Q变为高。如果R和S都为低，触发器会保持之前的输出状态，这就体现了它的记忆特性。RS触发器常用于防止误操作。 D触发器则是在时钟脉冲的上升沿或下降沿更新输出的触发器。当输入D改变时，只有在时钟CK上升沿到来时，输出Q才会更新为D的当前状态，而在其他时间，输出Q保持不变，这就是D触发器的记忆功能。D触发器的应用广泛，它可以组成移位寄存器、分频器等复杂电路，也在CPU内部的寄存器中发挥重要作用。 SRAM（静态随机存取存储器）是由大量触发器构成的，每个触发器可以存储1位二进制数据。虽然SRAM的每个单元通常不是直接由RS触发器构建，而是通过优化的场效应管（FET）阵列实现，但这并不影响其作为触发器概念的扩展应用。SRAM因其高速读写性能，常被用作CPU的高速缓存和内部寄存器。时钟同步电路在数字系统中至关重要，因为异步信号可能导致输出毛刺，进而引发系统错误。通过使用时钟同步，所有数据传输和状态更新都按照统一的时钟节奏进行，有效避免了这类问题，保证了系统的稳定性和正确性。因此，在设计逻辑电路时，时钟同步是一个必须考虑的关键因素。