FPGA时序逻辑和组合逻辑的入门基础教程

组合逻辑：r r t组合逻辑电路是指在任何时刻，输出状态只决定于同一时刻各组合逻辑电路输入状态的组合，而与电路以前状态无关而与其他时间的状态无关。如：加法器、编码器、译码器、选择器等r r t r r t存储电路：r r t双稳态电路的特点是：在没有外来触发信号的作用下，电路始终处于原来的稳定状态。在外加输入触发信号作用下，双稳态电路从一个稳定状态翻转到另一个稳定状态。由于它具有两个稳定状态，故称为双稳态电路。