FPGA的发展概述和设计资料说明

处理流程输入数据流通过“输入数据选择单元”将数据流等时分配到两个数据缓冲区，数据缓冲模块可以为仼何存储模块，比较常用的存储单元为双口RAM（DPRAMˆ单口RAM（SPRAM）、FIFO等在第1个缓冲周期，将输入的数据流缓存到“数据缓冲模块1冫在第2个缓冲周期，通过“输入数据选择单元″的切换，将输入的数据流缓存到“数据缓冲模块2″，同时将“数据绶沖模块1″缓存的第1个周期数据通过“输入数据选择单元”的选择，送到“数据流运算处理模块″进行运算处理;在第3个缓冲周期通过输入数据选择单元″的再次切换，将输入的数据流缓存到“数据缓冲模块1″，同时将¨数据缓冲模块∂″缓存的第2个周期的数据通过“输λ数据选择单元″切换，送到“数据流运算处理模块″迸行运算处理。如此循环。