为Verilog、VHDL或者AHDL设计，FPGA视频教程get起来 上传者：luoru89682 2024-09-25 09:14:20上传 ZIP文件 13.39MB 热度 2次 图形（原理图）设计输入r r t使用Quartus模块编辑器全功能原理图设计能力建立原理图设计的步骤r r t利用库功能（模块）画出原理图r r t逻辑门、触发器、引脚以及其他基元Altera宏功能和LPMr r t为Verilog、VHDL或者AHDL设计文件建立符号使用走线和总线连接所有模块 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 luoru89682 资源：427 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
