为Verilog、VHDL或者AHDL设计，FPGA视频教程get起来

图形（原理图）设计输入r r t使用Quartus模块编辑器全功能原理图设计能力建立原理图设计的步骤r r t利用库功能（模块）画出原理图r r t逻辑门、触发器、引脚以及其他基元Altera宏功能和LPMr r t为Verilog、VHDL或者AHDL设计文件建立符号使用走线和总线连接所有模块