1. 首页
  2. 课程学习
  3. 嵌入式
  4. TTL CMOS PECL LVDS HCSL信号电平及阻抗匹配标准

TTL CMOS PECL LVDS HCSL信号电平及阻抗匹配标准

上传者: 2024-07-22 22:32:31上传 PDF文件 28.03MB 热度 20次

3嵌入式闪存

3.1 闪存主要特性

  • 高达64K字节闪存存储器

  • 存储器结构:

  • 主闪存模块:16K字(16K×32位)

  • 信息模块:1K字(1K×32位)

闪存接口的特性为:

  • 带预取缓冲器的读接口(每字为2×64位)

  • 选择字节加载器

  • 闪存编程/擦除操作

  • 访问/写保护

  • 低功耗模式

3.2 闪存功能描述

3.2.1 闪存结构

闪存空间由32位宽的存储单元组成,既可以存代码又可以存数据。主闪存块按64页(每页1K字节)或16扇区(每扇区4K字节)分块,以扇区为单位设置写保护(参见存储保护相关内容)。

表3. Flash模块结构

Flash区 | Flash存储器地址 | 大小(字节) | 名称描述

-|-|-|-

主存储块 | 0x0800 0000 - 0x0800 03FF | 1K页0 | 扇区0

0x0800 0400 - 0x0800 07FF | 1K页1 |

0x0800 0800 - 0x0800 0BFF | 1K页2 |

0x0800 0C00 - 0x0800 0FFF | 1K页3 |

…… | 0x0800 7000 - 0x0800 73FF | 1K页60 | 扇区15

0x0800 7400 - 0x0800 77FF | 1K页61 |

0x0800 7800 - 0x0800 7BFF | 1K页62 |

0x0800 7C00 - 0x0800 7FFF | 1K页63 |

想了解更多关于嵌入式闪存的最新进展吗?你可以看看东芝推出的业界最大嵌入式NAND闪存存储器模块。如果你对基于FPGA的闪存存储器感兴趣,另有一篇基于FPGA的闪存存储器的文章会让你大开眼界。

Spansion FL K闪存特性的细节也非常值得一读,详情请见这里。如果你热衷于技术设计,还可以浏览一篇关于快闪存储器控制器设计的文献。

下载地址
用户评论