CNN FPGA加速器实现（入门级）

本工程提供深度学习CNN算法从软件到硬件FPGA的部署学习。网络软件基于TensorFlow 2实现，导出权值后，硬件部分使用Verilog语言手写，高度参数化，可灵活配置加速效果。图一展示工程结构，包含测试基准；图二展示在Artix-7 FPGA XC7A200T上资源占用；图三展示网络结构，输入大小为28x1；图四和图五展示可配置的卷积层和池化层。单张图片推理时间约50微秒，提供完整的软件（Python）和硬件（Verilog）代码。