ASIC FPGA异步FIFO小IP
- 支持ASIC和FPGA设计集成
- 配置灵活，易于集成
功能特点
- 纯异步设计，读写时钟异步
- 提供FIFO空满标志
- 支持FLUSH操作
- FIFO深度和位宽可扩展
- 深度：支持2的整数幂
- 位宽：任意可配
- 支持读写时钟域FIFO Number Report
下载地址
用户评论
