时序电路中的HDL设计：模可变计数器与移位寄存器

利用HDL进行设计，包括模可变加法计数器和移位寄存器。对于模可变计数器，基本要求包括模2、模8、模10、模16等，具备计数使能端E，异步清零端，以及进位输出端C。在进阶要求中，添加了可逆计数功能，可通过控制端G实现计数器的加/减计数控制。对于移位寄存器，基本要求包括在时钟信号边沿到来时，存储在寄存器中的二进制信息向右移一位，异步清零端，异步置数（Load）功能，以及有串行、并行数据输入端。在进阶要求中，增加了循环移位功能。