MSI组合电路的HDL设计要求
- 使用Verilog HDL设计3-8译码器和显示译码器。 2. 在基本要求中，3-8译码器包含8个输出，通过8个LED发光二极管在实验箱上显示，同时3个输入连接实验箱上的3个按钮，并附加一个片选使能端。在进阶要求中，显示译码器的输入为四位BCD码，输出用于驱动一个七段共阴极数码管，附加一个片选使能端，使能无效时数码管灭灯。 3. 在进阶要求中，还需要使用Verilog HDL设计四选一数据选择器，其具有四个数据输入端（D3，D2，D1，D0）和两个数据选择输入端（A1，A0），以及一个数据输出端（Y），同时附加一个片选使能端。满足这些设计要求，将有助于提高MSI组合电路的性能和灵活性。设计人员应深入理解Verilog HDL，并根据电路规格书精确实现所需的功能。
下载地址
用户评论
