基于MIPS32架构的五级流水CPU设计与实现任务

本任务书旨在探讨基于MIPS32架构的五级流水CPU的设计与实现，特别关注指令SLTU、ADD、SUB的支持。通过深入分析MIPS32指令集体系结构，我们将致力于构建一个高效且功能强大的五级流水线处理器。在设计过程中，我们将详细研究SLTU、ADD、SUB这三种关键指令的优化实现，以确保CPU在执行这些指令时达到最佳性能。任务书将涵盖各个设计阶段，包括指令译码、执行单元、寄存器堆等核心模块的设计与优化。通过这个项目，我们旨在提高对CPU体系结构的深刻理解，并实际动手实现一个符合要求的五级流水CPU。