华中科技大学计算机组成原理实验：Educoder头歌单总线CPU设计

华中科技大学计算机组成原理实验中，探讨了Educoder头歌单总线CPU设计，该设计采用了定长指令周期和3级时序结构。由谭志虎教授指导，涉及计算机硬件系统设计的多个关键环节。第1关涉及MIPS指令译码器设计，第2关聚焦于定长指令周期下时序发生器FSM的设计，第3关则要求设计定长指令周期下时序发生器输出函数。第4关关注硬布线控制器组合逻辑单元，第5关要求设计定长指令周期下的硬布线控制器，最终第6关集成了前述环节，完成了单总线CPU的设计。通过这一系列实验，学生能够深入理解计算机硬件系统的关键组成部分，提高对计算机组成原理的理解。