CY7C68013读写FIFO源代码Verilog 上传者：llIIIlIIllIIl 2019-01-10 11:54:50上传 其他文件 500kb 热度 75次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-01-10 11:54:50 Verilog HDL 编写的CY7C68013 slave fifo接口程序，实际测试可用。可以直接跟上位机连接，传输数据。感谢 码姐姐匿名网友 2019-01-10 11:54:50 非常好，读写一起！！不像别的只有读或是只有写。 码姐姐匿名网友 2019-01-10 11:54:50 加上自己的心得体会描述就更完美了 码姐姐匿名网友 2019-01-10 11:54:50 是基于CY7C68013的好东西！ 发表评论
Verilog HDL 编写的CY7C68013 slave fifo接口程序，实际测试可用。可以直接跟上位机连接，传输数据。感谢
非常好，读写一起！！不像别的只有读或是只有写。
加上自己的心得体会描述就更完美了
是基于CY7C68013的好东西！