CY7C68013读写FIFO源代码Verilog 上传者：llIIIlIIllIIl 2019-01-10 11:54:50上传 V文件 4.75KB 热度 48次 CY7C68013读写FIFO源代码（Verilog）. 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-01-10 11:54:50 Verilog HDL 编写的CY7C68013 slave fifo接口程序，实际测试可用。可以直接跟上位机连接，传输数据。感谢 码姐姐匿名网友 2019-01-10 11:54:50 非常好，读写一起！！不像别的只有读或是只有写。 码姐姐匿名网友 2019-01-10 11:54:50 加上自己的心得体会描述就更完美了 码姐姐匿名网友 2019-01-10 11:54:50 是基于CY7C68013的好东西！ 发表评论 llIIIlIIllIIl 资源：19 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
Verilog HDL 编写的CY7C68013 slave fifo接口程序，实际测试可用。可以直接跟上位机连接，传输数据。感谢
非常好，读写一起！！不像别的只有读或是只有写。
加上自己的心得体会描述就更完美了
是基于CY7C68013的好东西！