数字下变频器（DDC）的FPGA实现方法与MATLAB代码

使用Vivado2018.3版本实现数字下变频器（DDC），包括MATLAB代码和FPGA代码。通过MATLAB生成采样率为200MHz、采样点数为2048的6MHz正弦信号，并将其写入coe文件中，再将coe文件导入ROM IP核进行循环读取。同时，利用DDS IP核产生5MHz的正弦信号，并与6MHz正弦信号进行混频，得到1MHz和11MHz正弦信号的叠加。接着，利用CIC降低信号采样率，CIC滤波器是一个抽取因子为4的低通滤波器，输入信号采样率为200MHz，所以CIC滤波器的截止频率为25MHz，经过滤波后得到1MHz和11MHz正弦信号的叠加。最后，经过FIR低通滤波器，滤除11MHz正弦信号，保留1MHz正弦信号。