VerilogHDL设计变速流水灯实验报告
本实验要求使用VerilogHDL语言设计一个变速流水灯，按下按键1，流水灯以1Hz速度循环奇数流水；按下按键2，流水灯以2Hz速度循环偶数流水。同时，采用QuartusII软件进行编译、仿真，并下载到实验平台进行验证。文档中提供了详细的代码和仿真结果报告。
下载地址
用户评论
这份FPGA实验报告针对变数流水设计提供了详尽的解读，让读者对此概念有了更清晰的理解。