Verilog实现IEEE754四则运算模块设计 上传者:ease_50005 2023-03-22 02:06:24上传 RAR文件 4.98MB 热度 17次 该模块基于APB接口,支持IEEE754标准下的加、减、乘、除运算,同时可以根据需要配置流水周期。详细介绍了Verilog的实现过程,包括模块结构、数据宽度、状态转移等方面,可供工程师参考使用。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论