同步十进制加法计数器优化设计.pdf

Name: 同步十进制加法计数器优化设计.pdf
Rating: 4.5 (44 reviews)
Author: qqreinforce44044

上传者：qqreinforce44044 2023-02-08 14:42:56上传 PDF文件 2.64MB 热度 44次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

同步十进制加法计数器优化设计.pdf

.

大小：2.64MB | 2023-02-08 14:42:56
同步六十进制加法计数器.zip

本电路用同步十进制加法计数电路和同步六进制加法计数器电路的有机组合, 实现了六十进制加法计数器的功能...

大小：64KB | 2020-11-17 16:15:57
同步十进制加法计数器D.ms7

本电路实现了同步十进制加法计数器的功能: 电路能准确地按照十进制加法计数的规律进行计数. 读者应深刻...

大小：258KB | 2020-09-04 04:24:12
同步十进制加法计数器JK.ms7

本电路实现了同步十进制加法计数器的功能:电路能准确地按照十进制加法计数的规律进行计数.读者应深刻理解...

大小：0B | 2020-06-16 14:13:08
十进制计数器

使用quartusii软件编写的十进制计数器，所用语言为Verilog

大小：0B | 2019-07-29 15:23:15
六进制同步加法计数器.pdf

.

大小：1.16MB | 2023-02-08 12:29:19
74160同步十进制计数器灵活应用

74160同步十进制计数器灵活应用741607416074160741607416074160741...

大小：0B | 2019-07-11 13:39:19
十进制加减计数器

Decimal addition and subtraction counter

大小：0B | 2019-06-26 16:18:47
verilog十进制计数器

提供verilog设计十进制计数器源代码及测试代码。

大小：0B | 2019-04-28 11:20:57
附件_十进制计数器

Attachment - decimal counter

大小：0B | 2019-06-21 19:44:29
十进制计数器VHDL

通过VHDL，实现10位带使能计数器。LIBRARYIEEE;USEIEEE.STD_LOGIC_1...

大小：0B | 2019-05-25 12:16:45
FPGA十进制计数器的设计

FPGA实验，十进制计数器的设置。通过按键输出信号，采集脉冲信号后计数，并通过七段数码管显示

大小：0B | 2019-05-27 18:14:37
vhdl实验二异步触发十进制加法计数器

vhdl实验二（异步触发十进制加法计数器），有源程序，仿真图，eda2000连接图。

大小：0B | 2019-04-27 04:37:58
同步十进制计数器74160的灵活应用

从标准化和系列化的角度考虑,数字集成电路中的计数器在计数进制上只有应用最广泛的几种类型,如二进制、十...

大小：0B | 2020-05-15 06:00:31
CC4518十进制同步加减计数器)

大小：0B | 2019-01-07 17:55:04
十进制加减可逆计数器的设计.pdf

.

大小：1.09MB | 2023-02-08 14:44:16