quartus仿真实现74ls161芯片制作的计数器

使用74ls161芯片为核心制作的计数器.61的清除端是异步的.当清除端CLEAR为低电平时不管时钟端CLOCK状态如何即可完成清除功能.161的预置是同步的.当置入控制器LOAD为低电平时在CLOCK上升沿作用下输出端QA QD与数据输入端A D相一致.对于5474161当CLOCK由低至高跳变或跳变前如果计数控制端ENP ENT为高电平则LOAD应避免由低至高电平的跳变而5474LS161无此种限制.161的计数是同步的靠CLOCK同时加在四个触发器上而实现的.当ENP ENT均为高电平时在CLOCK上升沿作用下QA QD同时变化从而消除了异步计数器中出现的计数尖峰.对于5474161只有当CLOCk为高电平时ENP ENT才允许由高至低电平的跳变而5474LS161的ENP ENT跳变与CLOCK无关.