基于CMOS多功能数字芯片的ESD保护电路设计

Name: 基于CMOS多功能数字芯片的ESD保护电路设计
Rating: 4.5 (30 reviews)
Author: qqmagnet40315

上传者：qqmagnet40315 2023-01-21 19:45:41上传 RAR文件 543.756 KB 热度 30次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于CMOS多功能数字芯片的ESD保护电路设计

大小：543.756 KB | 2023-01-21 19:45:41
CMOS ESD保护电路设计

CMOS集成电路中的电源、地的ESD保护电路设计 ESD保护电路设计

大小：266KB | 2020-07-27 11:45:27
CMOS工艺多功能数字芯片的输出缓冲电路设计

为了提高数字集成电路芯片的驱动能力,采用优化比例因子的等比缓冲器链方法,通过Hspice软件仿真和版...

大小：789KB | 2021-03-26 16:43:16
MOS芯片的ESD保护电路设计

随着CMOS集成电路产业的高速发展,越来越多的CMOS芯片应用在各种电子产品中,但在电子产品系统的设...

大小：127KB | 2020-10-28 01:32:47
CMOS电路ESD保护结构版图设计

毕业论文指导CMOS电路ESD保护结构版图设计

大小：671KB | 2020-07-19 19:21:25
CMOS耦合ESD保护电路

关于CMOS耦合ESD保护电路的论文，推荐

大小：0B | 2019-07-25 19:48:15
基于Verilog多功能数字钟电路设计

　　　多功能数字钟应该具有的功能有：显示时—分—秒、整点报时、小时和分钟可调等基本功能。整个钟表的工...

大小：144KB | 2020-07-16 06:36:09
多功能数字钟电路设计

数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。由于数字集成电路的发展和石英晶体振...

大小：0B | 2019-09-04 05:44:51
多功能数字钟的电路设计

数字时钟设计多功能数字钟的电路设计多功能数字钟的电路设计

大小：0B | 2019-05-02 13:46:44
CMOS电路的ESD保护结构设计

ESD(静电放电)是CMOS电路中为严重的失效机理之一,严重的会造成电路自我烧毁。论述了CMOS集成...

大小：100KB | 2021-01-16 03:05:18
CMOS电路中ESD保护结构的设计要求

大部分的ESD电流来自电路外部，因此ESD保护电路一般设计在PAD旁，I/O电路内部。典型的I/O电...

大小：94KB | 2020-07-17 12:46:10
CMOS电路ESD保护结构设计

静电放电是CMOS电路中最为严重的失效机理之一,严重的会造成电路自我烧毁。论述了CMOS集成电路ES...

大小：105KB | 2020-08-29 17:37:34
多功能时钟数字电路设计ewb

大小：0B | 2019-01-19 21:27:21
CMOS宽带ESD保护电路设计：基于T-coil网络的高速I/O静电防护

基于 CMOS 的宽带 ESD 保护电路设计，巧用 T-coil 网络来搞定高速 I/O 口的静电防...

大小：814.46KB | 2025-06-11 21:39:56
ESD保护电路的设计

该文档详细地说明讲解了静电保护电路的设计规则，对搞EMC的技术人员有很大的帮助！

大小：0B | 2019-07-25 19:48:00
CMOS电路中ESD保护结构的设计原理与要求

ESD(静电放电)是CMOS电路中最为严重的失效机理之一,严重的会造成电路自我烧毁。论述了CMOS集...

大小：91KB | 2020-08-18 04:37:49