MIPS单周期CPU设计是寄存器运算器控制器的综合体
用硬件描述语言Verilog设计单周期CPU支持如下指令集lw sw addu subu ori sll srl beq bne用仿真软件Modelsim对汇编程序进行仿真测试.1.熟悉硬件描述语言Verilog和仿真软件Modelsim2.用硬件描述语言Verilog设计程序计数器模块PcUnit3.用硬件描述语言Verilog设计指令存储器模块IM4.用硬件描述语言Verilog设计寄存器模块GPR5.用硬件描述语言Verilog设计数据扩展模块Extender6.用硬件描述语言Verilog设计运算器模块Alu7.用硬件描述语言Verilog设计数据存储器模块DMem8.用硬件描述语言Verilog设计控制器模块Ctrl9.用硬件描述语言Verilog设计整机连接模块Mips10.完成上述汇编程序的仿真调试.
下载地址
用户评论
文中不仅提供了设计思路和方法，还附带了实际的仿真结果和测试验证，对于实际应用有很大的参考价值。
这份文件详尽地介绍了32位MIPS单周期CPU的设计，对于初学者来说是一份很好的学习材料。
作者用简练的语言描述了设计中的关键问题和解决方法，非常实用。
在介绍CPU功能和指令系统的同时，作者还对性能和资源的优化提出了一些思考，这对于深入理解设计非常有帮助。