CPLD低压状态的混合电压系统设计

计算机与信息技术论文CPLD低压状态的混合电压系统设计摘要:较详细地阐述不同逻辑电平的接口原理。以低压CPLDEPM7512A为例,给出在混合电压系统中的具体设计方案。关键词:低压CPLD逻辑电平电源EMP7512A引言随着微电子技术的飞速发展,体积更小、功耗更低、性能更佳的低压芯片不断涌现。I/O电平逻辑向3.3V、2.5V、1.8V,甚至更低的方向发展。但数十年来,由于5V电源的器件一直占据比较重要的市场,在系统设计中它们经常共存在一块电路板中,因此在设计它们的过程中,就不可避免地要碰到不同电压电平的接口问题。1EPM7512A简述EMP7512A是Altera公司推出的MAX7000A系列的CPLD(Complex ProgrammableLogicDevice);采用CMOSEEPROM工艺,传输延时仅为3.5ns,可实现频率高达200MHz的计数器;内部具有丰富的资源——512个触发器,1万个用户可编程门;为了比较适合混合电压系统,提供了2.5V、3.3V电压的内核,通过配置,输入引脚可以工作兼容2.5V/3.3V/5V/逻辑电平,输出可以配置为2.5V/3.3V逻辑电平输出。EPM7512A同时还提供了JTAG接口,可进行ISP编程,极大方便了用户。2电源设计在本系统中,外界提供的电源为±12V和+5V,而EPM7512A的工作电压需接3.3V,所以首先要解决好电源的问题。以下是几种解决方案。(1)采用低压差线性稳压芯片线性稳压芯片是一种最简单的电源转换芯片,基本上不需要外围元件。使用方便、成本低、纹波小、无电磁干扰。但是传统的线