双核DSP片TMS320VC5421的并行引导方案

DSP论文双核DSP片TMS320VC5421的并行引导方案摘要:介绍了利用双核DSP芯片TMS320VC5421的片内Bootloader程序实现并行引导的设计方案,给出了其软件及硬件的具体实现方法。关键词:TMS320VC5421;Bootloader;并行引导;Boot表;FLASH;CPLD1引言TMS320VC54211、2(以下简称VC5421)是TI公司推出的一款双核定点DSP芯片,它拥有两个DSP子系统,每个子系统都有一个DSP核,并且均有独立的数据和程序存储空间,可以进行两核之间的通信,并且两个子系统共享一套片外总线。此外,每个子系统各自拥有2k16bit字的片内ROM,并存储有Bootloader程序。当DSP芯片上电或复位时,两个DSP核可分别启动自身独立的Bootloader程序,以实现用户程序的上电自举。双核DSP自启动和单核DSP自启动的实现方法有较大的差别,这一点在DSP系统设计中需要特别注意。本文对双核DSP芯片VC5421的引导模式进行了深入的分析和研究,给出了使用16位并行引导模式进行双核DSP引导的实现方案。2TMS320VC5421的Boot模式VC5421可提供16位并行引导、8位并行引导和串行EEPROM引导等三种Boot模式来实现用户程序的上电自举。其中16位并行引导模式是通过片外存储器接口(EMIF)以DMA方式将代码从16-bit字宽的片外数据存储器搬移到片内程序存储空间;8位并行引导模式则是通过片外存储器接口(EMIF)以DMA方式将代码从8-bit字宽的片外数据存储器搬移到片内的程序存储空间;而串行EEPROM引导模式主要是通过多通道缓冲串口2(McBSP2)从主设备中搬移代码并实现上电自举。和54系列中其它芯片不同的是,VC5421片内