用FPGA,CPLD设计UART

Name: 用FPGA,CPLD设计UART
Rating: 4.5 (48 reviews)
Author: postponement39526

上传者：postponement39526 2022-11-25 03:35:10上传 RAR文件 128.36 KB 热度 48次

用FPGA,CPLD设计UART

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用FPGA,CPLD设计UART

用FPGA,CPLD设计UART

大小：128.36 KB | 2022-11-25 03:35:10
EDA PLD中的用FPGA CPLD设计UART作

UART(即Universal Asynchronous Receiver Transmitter ...

大小：67KB | 2020-12-12 20:22:24
基于FPGA CPLD的UART功能设计.pdf

基于FPGA／CPLD的UART功能设计

大小：0B | 2020-05-15 21:32:07
UART FPGA设计

主要描述了UART的设计原理以及FPGA实现

大小：5.05MB | 2020-09-28 03:59:13
基于CPLD的UART设计

采用CPLD实现UART设计，包含源代码；使用VHDL语言编程

大小：0B | 2019-09-27 15:40:27
关于Verilog简易UART的FPGA CPLD实现

测试平台:MACHXO640 可编程语言:Verilog 随机测试:是波特率:9600...

大小：52KB | 2021-02-25 11:20:36
基于Verilog简易UART的FPGA CPLD实现

测试平台:MACHXO640可编程语言:Verilog随机测试:是波特率:9600误码率:&...

大小：57KB | 2020-10-27 12:36:32
EDA PLD中的基于FPGA CPLD设计与实现UART

摘要:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应...

大小：67KB | 2020-12-12 01:15:27
FPGA中设计UART

用VHDL语言设计UART,在FPGA实验板上得到验证。波特率可以达到460800

大小：0B | 2019-05-07 12:29:08
EDA PLD中的基于FPGA CPLD设计与实现UART图

摘要:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应...

大小：68KB | 2020-12-13 09:18:36
FPGA CPLD设计经验

用VHDL语音写的很好的FPGA设计资料哦

大小：0B | 2019-09-20 00:45:52
FPGA CPLD设计流程

FPGA/CPLD设计流程:1.电路设计与输入;2.功能仿真又名:前仿真;3.综合优化;4.综合后...

大小：41KB | 2020-09-01 02:24:20
基于FPGA的UART设计

大小：0B | 2019-01-01 16:39:13
Altera FPGA CPLD设计基础篇Altera FPGA CPLD推荐教材

AlteraFPGA\CPLD设计（基础篇）——AlteraFPGA\CPLD推荐教材。。。第1章F...

大小：0B | 2020-01-05 05:08:19
FPGA UART

altera 开发板上的uart串口通信

大小：2.02MB | 2020-09-29 07:57:44
Altera FPGA CPLD设计光盘

《AlteraFPGA、CPLD设计》，来自光盘，内容很详细，看资料的大小就知道了，绝对物超所值，内...

大小：0B | 2020-05-15 04:15:05