注入同步锁相环式时钟恢复电路MMIC的设计和实现

Name: 注入同步锁相环式时钟恢复电路MMIC的设计和实现
Rating: 4.5 (37 reviews)
Author: qqlack47469

上传者：qqlack47469 2022-11-20 01:33:08上传 ZIP文件 268.40 KB 热度 37次

时钟恢复电路

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

注入同步锁相环式时钟恢复电路MMIC的设计和实现

时钟恢复电路

大小：268.40 KB | 2022-11-20 01:33:08
时钟恢复电路

时钟恢复电路

大小：57.74MB | 2020-10-04 12:37:08
CDR 时钟恢复电路

大小：0B | 2018-12-07 10:17:47
基于FPGA的高速时钟数据恢复电路的实现

0 引言时钟数据恢复电路是高速收发器的模块,而高速收发器是通信系统中的关键部分。随着光纤在通信...

大小：323KB | 2021-04-02 11:35:47
2.5Gbps时钟数据恢复电路

大小：0B | 2019-04-01 14:26:57
锁相环电路的设计

锁相环电路的设计:更多锁相环知识请访问http://www.elecfans.com/zhuanti...

大小：140.50 KB | 2022-07-05 07:10:01
EDA PLD中的时钟恢复电路的Multisim仿真

图中正弦信号是9l5Mflz交流高频信号;半波信号是经过电压比较器后输出的高频时钟信号。图高频...

大小：42KB | 2020-11-17 12:37:30
锁相环电路

锁相环是一种控制晶振使其相对于参考信号保持恒定相位的电路,在数字通信系统中使用比较广泛。目前微处理器...

大小：227KB | 2020-11-18 00:42:06
论文研究基于VirtexII的时钟数据恢复电路的设计.pdf

基于Virtex-Ⅱ的时钟数据恢复电路的设计，刘春茂，，高性能的通信质量要求高稳定性和高精度的时钟，...

大小：0B | 2019-09-09 19:11:28
基于高速CMOS时钟的数据恢复电路设计与仿真

文中基于2.5 GB/s的高速型数据收发器模型,采用SMIC 0.18 μm的双半速率CMOS时钟进...

大小：2.35MB | 2021-01-31 14:15:53
锁相环(PLL)电路

大小：0B | 2019-01-01 22:59:36
快速锁相环电路

本节所介绍的电路主要是借鉴“BangBang控制”的思想,采用全通和全关的方法,对电机逆变桥进行控制...

大小：164KB | 2021-02-27 10:50:25
锁相环电路设计和调试心得

这是我在学习锁相环电路方面积累的技术心得,现在拿出来和大家分享,呵呵,希望大家喜欢!

大小：78KB | 2020-08-21 14:45:18
同步锁相环matlab仿真

基于matlab的同步锁相环解调fsk的仿真实验，看了就懂

大小：35KB | 2020-07-27 06:30:09
锁相环设计

极为方便的锁相环参数设计软件，从ourdev整理收集

大小：0B | 2018-12-29 00:25:00
锁相环的设计

锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-LockedLoop）。锁相环的特点是：...

大小：0B | 2019-09-04 03:57:44