【FPGA——DIY】数码管静态显示实验1工程文件
本工程在Quartus II9.0下测试成功,主要功能是驱动板子上的8位数码管重复进行静态显示数字0-9,时钟50MHz,分频后得到1s的计数来改变数码管显示的数传下。
下载地址
用户评论
本工程在Quartus II9.0下测试成功,主要功能是驱动板子上的8位数码管重复进行静态显示数字0-9,时钟50MHz,分频后得到1s的计数来改变数码管显示的数传下。
